

應用於 RFID 之偵錯、編碼及調變多功能電路整合與設計

洪玉城、洪翰均

國立勤益科技大學 電子工程系

ychung@ncut.edu.tw, s970002c@lida.ee.ncut.edu.tw

摘要

本文提出了一個 RFID 資料處理系統，並將 CRC 偵錯電路、Manchester 碼與 Miller 碼之編碼器、及 ASK 與 FSK 調變電路三個電路做設計及整合。在此新的 CRC 電路，我們設計出具有可切換 CRC-4、CRC-5、CRC-8 及 CRC-16 四種產生多項式的 CRC 偵錯電路。在編碼電路我們簡化過去文獻[4]電路，使其電晶體數降低，並具有同時可輸出 Manchester 碼與 Miller 碼兩種碼之功能。在調變電路方面我們則以簡單的架構來實現調變功能，並使其同時具有 ASK 及 FSK 調變輸出功能。本文所用的製程為 TSMC 0.18 μm CMOS 1.8/3.3V 製程。整體電路整合後可順利運作於 200 MHz，最低操作電壓為 0.9 V，平均功率消耗為 90 μW 。

關鍵字：循環冗餘檢查碼、CRC、Manchester、Miller、RFID、Modulation

1. 前言

近年來 RFID (Radio Frequency Identification) 的應用越來越廣泛，相較於條碼技術使用上更為便利。由於 RFID 可跨越一段距離來識別，不需要瞄準條碼就可快速達到辨識功能。RFID 技術可幫助物流產業快速管理貨物，可應用於門禁系統管理、人員看護、寵物晶片及圖書藏書管理...等等用途。隨著 RFID 廣泛應用，以及電路實現技術逐漸被改良，使得人們對 RFID 的需求量大增。如圖 1 所示無線射頻辨識系統中，標籤(Tag)和讀取器(Reader)




圖 1. Tag 內部架構圖

之間的資料傳送之前都必須經過一連串的资料處理過程，包含 CRC (Cyclic Redundancy Check Code) 編碼、Manchester 編碼、Miller 編碼及訊號調變 (Modulation)，最後經由調變後的高頻信號將由天線 (Antenna) 傳送至接收端。

在本文我們設計一系列的資料處理電路，包含一個具有可切換產生多項式 (Generator Polynomials) 之 CRC 偵錯電路和同時具有 Manchester 與 Miller 編碼功能之編碼電路及具有 ASK (Amplitude-Shift Keying) 與 FSK (Frequency-Shift Keying) 調變功能電路，並在最後將其三塊具有不同功能之電路整合，使其成為一個較有效率且功能完整的 RFID 資料處理系統。在第二章節中我們將對各個區塊的功能做介紹，第三章節中為電路的工作原理及文獻背景說明，第四章節為電路整合及模擬結果，第五章節為本文結論。

2. CRC 運算、編碼與調變

此章節我們分段說明各區塊電路功能，包含 CRC 偵錯碼的運作流程與演算法、Manchester 與 Miller 編碼原理及 ASK 與 FSK 調變原理。

2.1 循環冗餘檢查碼 (CRC)

由於RFID是無線傳輸環境，可能會在傳輸過程中被外在環境雜訊干擾而發生錯誤，此時一個具有高效率的偵錯機制就顯的更為重要。因此需在接收端加一層查核機制，在確定所接收到的資料與傳送端的資料完全相同時，該筆資料才可進一步利用。

循環冗餘檢查碼是較有效率且被廣泛使用的錯誤偵測碼之一，其應用範圍廣泛也包含了電腦USB、銀行ATM及網際網路傳輸等等。而CRC的計算方式是將待傳輸的資料區塊視為一堆連續位元所構成的一數值，並將此數值除以一特定除數，除數值位元數依照所要得到的CRC位元數目而定。在過去資料偵錯方法中，一般常使用的有同位檢查、縱向冗餘檢查(Longitudinal Redundancy Check)、CRC檢查法等方式。其中CRC檢查法為最常使用的方法之一，以下簡單說明CRC檢查法應用於RFID電路之運算流程。

如圖2(a)所示，當RFID發送端欲傳送一筆資料，需將資料送到CRC編碼器運算，進而產生一組CRC值，再將此CRC運算值利用多工器(Multiplexer)加在資料後面才傳送至接收端。當接收端收到發送端的資料，如圖2(b)所示，將此筆資料再進行CRC的運算。觀察運算結果，若餘數不為零則代表資料在傳送過程發生錯誤，需通知發送端重新發送此筆資料。




圖 2(a) CRC 編碼發送端




圖 2(b) CRC 編碼接收端

2.2 CRC 運算原理

CRC 演算法的計算是一種循環計算過程，因輸出端暫存器值會拉回輸入端與輸入資料做 Mod-2 運算，每一次所產生的暫存器值皆會影響到下一個 Clock 的暫存器值。CRC 碼的計算包括了要計算其CRC值的資料位元組，以及所有前面的資料位元組的CRC值。如果從數學角度來看，CRC檢查法是用所謂的產生多項式去除一個多項式(資料位元組)即可求得。CRC值為相除後所得餘項，表一為常用的CRC產生多項式。

表 1. 常用的 CRC 產生多項式

CRC-4	$X^4 + X + 1$
CRC-5	$X^5 + X^2 + 1$
CRC-8	$X^8 + X^4 + X^3 + X^2 + 1$
CRC-12	$X^{12} + X^{11} + X^3 + X^2 + X + 1$
CRC-16	$X^{16} + X^{15} + X^2 + 1$
CRC-16/CCITT	$X^{16} + X^{12} + X^5 + 1$

舉例說明此運作過程，我們計算一個8-bit資料位元組值為01110001。為了計算8位元的CRC值，需把資料位元組左移8個位元，在這裡我們以8位元產生多項式 $X^8 + X^4 + X^3 + X^2 + 1$ (100011101)為範例說明，如圖3(a)所示進行CRC的運算，經過一連串互斥或運算後所得到的餘數01000100，即為所要的CRC值。最後我們再將此餘數附加在欲傳送的資料後面，藉由發送端將此已附加CRC值的資料傳送至接收端。如圖3(b)所示當接收端收到資料後，再進行一次CRC的運算，若運算結果餘數為0，代表所得到的資料與傳送端的資料相同。

$$\begin{array}{r}
 \overline{)0111000100000000} \\
 \underline{100011101} \\
 110110010 \\
 \underline{100011101} \\
 101011110 \\
 \underline{100011101} \\
 100001100 \\
 \underline{100011101} \\
 01000100
 \end{array}
 \quad \text{--- XOR}$$

01000100

圖3(a) CRC碼的產生

$$\begin{array}{r}
 \\
 100011101 \overline{)0111000101000100} \\
 \underline{100011101} \\
 110110000 \\
 \underline{ 100011101} \\
 101011010 \\
 \underline{ 100011101} \\
 100011101 \\
 \underline{ 100011101} \\
 00000000
 \end{array}
 \quad \text{---XOR}$$

圖 3(b) 接收端的CRC錯誤驗證

2.3 Manchester 與 Miller 碼

在 RFID 系統中，儲存於 Tag 上的資料須以可靠的資料編碼方式傳送至接收端，而資料編碼方式同時也決定了資料的表示法。RFID 的 Tag 主要採用準位碼 (Level Codes) 和暫態碼 (Transition Codes)，其中準位碼是以一特定電壓位準代表二進位數值(如 NRZ 碼)；而暫態碼則是以一準位跳變方式代表二進位數值(如 Manchester 碼)。本文所使用的為暫態碼，以下將簡單說明其編碼原理。

Manchester 碼又稱為 Biphaser_L 碼，是一種暫態碼，其編碼方式是以準位跳變方式代表二進制 1 與 0，其準位跳變規則可由收發端自行定義，如二進制 1 可以 0→1 或 1→0 做編碼，相反的二進制 0 就須以 1→0 或 0→1 做編碼。Miller 碼的編碼規則以準位跳變代表二進制 1，準位不跳變代表二進制 0，如二進制 1 可以 0→1 或 1→0 做編碼，二進制 0 則停留在高準位或低準位做編碼。換句話說，當資料為 1 時準位跳變，資料為 0 時不跳變，如圖 4 所示為兩種碼的編碼規則。




圖 4. Manchester 與 Miller 碼編碼規則

2.4 ASK 與 FSK 調變

RFID 系統資料常用的調變方式有 ASK、FSK 及 PSK (Phase-Shift Keying) 調變，以上皆屬於數位

調變方式。由於 RFID 資料在無線的傳輸中容易受到雜訊干擾，因此藉由調變方式增強資料傳輸時的抗干擾能力，以下將簡單說明 ASK 與 FSK 原理。

ASK 是利用振幅大小來做調變，如圖 5 所示為 10% ASK 調變方式下的載波振幅在高低電之間切換，來表示二進制資料，並以式子(1)來表示。當資料為 1 時則傳送 A 振幅載波， f_c 為調變頻率，當資料為 0 時則傳送 B 載波。ASK 調變構造簡單且提供一個高資料傳輸率，但缺點為容易受到雜訊干擾。而另一種 ASK 調變是當資料為 0 時則 B 振幅為 0(即不傳載波)，稱為 100% ASK 調變，又稱 OOK (On-Off Keying) 調變。

$$ASK \quad S(t) = \begin{cases} ACos(2\pi f_c t) \\ BCos(2\pi f_c t) \end{cases} \quad (1)$$

如圖 5 所示 FSK 調變以兩種不同頻率來代表二進制的 1 與 0，換句話說載波頻率會隨著資料位元是 1 或 0 而改變。以式子(2)表示，A 為調變振幅，當資料為 1 時傳送 f_1 頻率載波，資料為 0 時傳送 f_2 頻率載波。FSK 調變提供了高抗雜訊能力，但與其他調變方式比較，由於需要較高的頻寬，故資料傳輸率較低。

$$FSK \quad S(t) = \begin{cases} ACos(2\pi f_1 t) \\ ACos(2\pi f_2 t) \end{cases} \quad (2)$$




圖 5. ASK 與 FSK 調變

3. 電路設計

在此章節中我們將分別說明 CRC 偵錯、編碼及調變電路之背景文獻介紹、電路設計及工作原理。




圖 6. 本文提出之具有多模式 CRC 電路原型

3.1 具有多種模式之 CRC 電路設計

CRC 電路架構主要可分為串列及並行架構，其最早提出並行架構是由 1992 [5]所提出，其後續文獻也都是針對其並行架構做修改及提出新的演算法。因此，觀察近幾年之文獻，我們皆可以得到一個相同的結論，即並行架構可有效提升電路處理資料速度(Throughput Rate)。但並行架構的功率消耗及面積也會來的比串行架構高，而在並行架構普遍都是用於高傳輸率的環境中，如網際網路的傳輸。反觀 RFID 標籤內部的運作環境，其電壓、工作頻率、面積及成本都必須要低。因此，RFID 普遍還是用串列架構的 CRC 電路居多，因為串列架構無論是在功率及面積都會來的比並行架構小，也方便與後續電路做整合。

本篇所提出的 CRC 電路具有可改變產生多項式能力，其電路設計方向是來自於文獻 [6]。在文獻 [6]中提出了一種可增加電路彈性的設計，也是第一個提出此種具有可編輯性(Programmable)的 32 位元並行 CRC 電路，其電路架構是以 1992 年[5]的架構去做修改，並且可以任意改變輸入 Port 數、FCS (Frame Check Sequence)位元數及產生多項式，而其電路已被應用於 SOC (System on Chip)網路中。本文也提出了具有可切換不同模式的串列 CRC 電路，並將其應用於 RFID 的系統中。

如圖 6 所示為本文所提出的 CRC 電路原型，我們將四種常用的 CRC 產生多項式邏輯，分別為 CRC-4、CRC-5、CRC-8 及 CRC-16，四種邏輯嵌入於圖 6 電路中。並且搭配 C1-C6 與 Switch A-D 控制訊號來切換不同的工作模式。如表 2 所示，不同模式的 CRC 則須輸入相對應之控制訊號。舉例說明:如切換至 CRC-5 模式則可得到 5 位元之 CRC

表 2. CRC 電路真值表(1)

	C1	C2	C3	C4	C5	C6	A	B	C	D
CRC-4	1	0	0	x	x	x	ON	OFF	OFF	OFF
CRC-5	0	1	0	0	x	x	OFF	ON	OFF	OFF
CRC-8	0	1	1	1	0	x	OFF	OFF	ON	OFF
CRC-16	0	0	0	0	1	1	OFF	OFF	OFF	ON

表 3. CRC 電路真值表(2)

	C1	C2	C3	C4	A	B	C	D
CRC-4	1	0	0	0	ON	OFF	OFF	OFF
CRC-5	0	1	0	0	OFF	ON	OFF	OFF
CRC-8	0	1	1	1	OFF	OFF	ON	OFF
CRC-16	0	0	0	1	OFF	OFF	OFF	ON

餘數值。我們對表 2 的十組控制訊號做化簡，觀察表 2 中的 C3、C4 與 C5、C6 訊號 don't care 項居多，因此將 C3、C4 與 C5、C6 分別合併，合併後如表 3 所示。接著將 Switch A-D 訊號合併至左邊 C1-C4 中，亦即利用 C1-C4 來控制右邊四組開關的切換。當 C1 與 C4 為”1”時則 Switch A 與 Switch D “ON”，反之則 ”OFF”；唯有當 C2 與 C3 分別為 ”10” 與 ”11”時 Switch B 與 Switch C 才會分別”ON”，在其他狀態皆呈現”OFF”。我們已成功化簡控制訊號至 C1-C4。我們再搭配一組解碼電路如圖 7 所示，將 C1-C4 訊號做解碼，因此 4 組訊號進一步化簡至 2 組(B1-B2)。經設計後，此電路的四種模式可由 2 位元的信號 B1-B2 來控制，如表 4 所示。




圖 7. 解碼器電路




圖 8. 本文提出之具有多模式之 CRC 電路

表 4. CRC 模式切換表

	B1	B2
CRC4	0	0
CRC5	0	1
CRC8	1	0
CRC16	1	1

如圖 8 所示為經過訊號化簡後之 CRC 電路，電路之運作原理為：一開始所有暫存器必須先 Reset 使其內部值歸零，接著資料由輸入端(Data)以串列形式輸入，在資料輸入的同時電路處於運算模式，因此給予 Mod 接腳 "1" 信號，當資料輸入完畢，時每個暫存器的值即為我們所要的 CRC 餘數值。此時電路運作於資料輸出模式，因此給予 Mod 接腳 "0" 信號，所有介於暫存器之間的 XOR 閘因為一輸入恆為 0 則另一輸入值等於輸出值，CRC 餘數值則以串列的方式傳送至輸出端，其 CRC 值(FCS)將由後續電路做編碼。

3.2 Manchester 與 Miller 碼編電路設計

曼徹斯特編碼電路從最簡單的一顆互斥或閘即可實現，然而後來文獻[3]提出了另一種具有抗雜訊能力的編碼電路如圖 9 所示。主要是使用 2 倍頻率(Clock2)去對資料作取樣，由於避開了資料轉態點，因此也提高了抗雜訊能力。觀察曼徹斯特與米勒碼之編碼關西，可以發現將曼徹斯特(M1)經過除頻便能得到米勒碼，因此只要在曼徹斯特碼輸出經過一個 T-型正反器便能得到米勒碼(M2)如圖 9 所示。繼文獻 [3] 之後文獻 [4] 提出了並行




圖 9. 文獻[3]提出之 Manchester 編碼器

處理的曼徹斯特碼架構如圖 10 所示，其主要為使用兩組硬體架構來做平行處理，並且使用硬體共享的方式來降低硬體成本，資料則由輸入端經由解多工器傳送至兩組硬體做編碼，最後再由多工器將兩組解碼後的資料合併在一起。

在本文我們觀察文獻[4]的電路架構及資料輸入的方式，並修改其電路架構如圖 11 所示，我們將圖 10 資料輸入端的兩個暫存器以 Latch 來取代，除了可以減少電晶體之外亦可將解多工器省略。




圖 10. 文獻[4]提出之 Manchester 編碼器




圖 11. 本文所提出之 Manchester 編碼器

3.3 調變電路設計

圖 12 為本文所提出調變器，主要由無穩態 5 級環型振盪器(Ring Oscillator)及邏輯閘所組成。振盪器是由 5 個反向器所接成的閉迴路，若每一個反向器的延遲為 t_p 則導致震盪週期為 $2N \times t_p$ ， N 為反向器個數。其振盪器裡的每一個反向器上下皆使用了一組 NMOS 與 PMOS，藉由控制上下兩組 NP 的閘極電壓來控制 NMOS 與 PMOS 其導通電流的大小，進而可以控制其振盪器頻率，振盪器控制電壓與頻率關係圖我們以圖 13 來表示。從圖 13 可以看到控制電壓(Vol)為 0.9 V-1.8 V 之間，可控制的頻率範圍約為 640 MHz - 1100 MHz。

如圖 12 所示，振盪器的輸出則為調變之載波。振盪器輸出有兩條路徑，一條為經過除 2 電路一條則沒有，兩條路徑分別通過兩個傳輸閘，而編碼器的輸出則接至兩個傳輸閘的閘極端，藉此控制傳輸閘導通與否。假設多工器選定為 FSK 輸出，則編碼器輸出的高準位(1.8V)則由較快的頻率通過，反之，若編碼器輸出低準位(0V)則由除 2 頻率通過，藉此完成 FSK 調變。若多工器選定為 ASK 輸出，則編碼器輸出的高準位有載波通過；若編碼器輸出低準位(0V)則無載波通過，此種調變方式又稱為 100% ASK 調變(OOK Modulation)。




圖 12. 本文提出之 ASK 與 FSK 調變器




圖 13. 振盪器控制電壓與頻率關係




圖 14. RFID 資料輸出流程圖

4. 電路整合與擬驗

在此章節裡我們將上述的三塊電路進行整合，並進行模擬驗證功能。如圖 14 所示，當 Tag 欲回傳一筆資料給讀取端時，資料必須先經過 CRC 電路做編碼進而產生一組偵錯碼，再由多工器將此偵錯碼附加於資料尾端。接著一筆附有 CRC 偵錯碼的資料將被傳送至 Manchester 編碼器做編碼，最後再經由調變電路進行 ASK 及 FSK 調變。使用者可以依需求選擇 ASK 或 FSK 輸出。

本篇所使用的模擬環境為由 CIC 提供的 TSMC 0.18 μ m Mixed-Signal 1P6M Polycide 1.8/3.3V CMOS 製程，模擬軟體為 HSPICE，驗證軟體為 Calibre。電晶體尺寸為 $(W/L)_{NMOS} = 0.5 \mu\text{m} / 0.18 \mu\text{m}$ 與 $(W/L)_{PMOS} = 1 \mu\text{m} / 0.18 \mu\text{m}$ ，工作電壓為 1.8 V。

我們將 FSK 及 ASK 輸出分兩張圖表示，如圖 16 所示為電路整合後的模擬結果，我們給予電路 8 位元的 Test Pattern 為 10001011。一開始 8 位元資料會以串列方式輸入至 CRC 電路及 Manchester 編碼器，在資料輸入的過程中 Manchester 編碼器就已經開始對資料做編碼，CRC 電路亦對資料做 Mod-2 計算，當資料輸入完畢時 (Mod1 \rightarrow 0) CRC 電路也剛好輸出一筆 5 位元 FCS (在此以 CRC-5 為例)。因此，此筆 5 位元偵錯碼會被多工器附加於 8 位元資料後一併傳送至 Manchester 編碼器做編碼。在圖 16 我們可以看到曼徹斯特的編碼結果，同時也得到了米勒碼的輸出。當資料完成編碼後將進行 FSK 調變，分別是曼徹斯特與米勒碼的 FSK 調變輸出如圖 16 所示。FSK 的震盪頻率為 950 MHz 及 475 MHz。圖 17 為 ASK 的模擬結果，其電路運作流程及輸入 Pattern

皆與上述 FSK 相同，差別只在於最後輸出為 ASK 調變輸出，ASK 震盪頻率為 950 MHz。表 5 為整體電路整合後規格表，電路最低工作電壓為 0.9 V，消耗功率僅為 90 μ W。圖 15 為電路佈局圖，其核心電路面積為 $203 \times 57 \mu\text{m}^2$ 。

表 5. 電路規格表

核心電路面積	$203 \times 57 \mu\text{m}^2$
工作電壓	0.9-1.8 V
平均功率消耗	0.85 mW@ 1.8 V 90 μ W@ 0.9 V
最高工作頻率	200 MHz
CRC 模式	CRC- 4/ 5/ 8/ 16 四種模式
CRC 最大位元數	16 位元
編碼輸出	Manchester 與 Miller 碼
調變輸出	ASK 與 FSK
電路功能	<ul style="list-style-type: none"> • 具多功能 CRC 模式。 • 具兩種編碼方式。 • 具 ASK/FSK 兩種調變輸出。




圖 15. 電路佈局圖

5. 結論

在本文我們設計了具有可改變產生多項式的 CRC 偵錯電路、具有 Manchester 與 Miller 同時輸出的編碼電路、以及具有 ASK 與 FSK 雙輸出的調變電路，且成功將三個電路整合在一起並應用於 RFID 系統中。經後端模擬結果顯示電路可運作於 0.9 V，功率消耗為 90 μ W，預計未來可以陸續與其他 Tag 內部電路進行設計與整合。

6. 參考文獻

- [1] 陳俊彥，”可規劃平行循環冗餘檢查電路和攪散器設計及其自動產生”，全國碩博士論文，2006，雲林。
- [2] Klaus Finkenzeller 原著，吳曉峰、陳大才 譯，RFID 手冊，2007，台北。
- [3] G. G. Shan, Y. C. Zhou, “A Simple and Practical Manchester and Miller Encoder,” Hefei University of Technology, School of Computer & Information, China, 2005.
- [4] Y. C. Hung, M. M. Kuo, “High-Speed CMOS Chip Design for Manchester and Miller Encoder,” in *5th International Conference on Intelligent Information Hiding and Multimedia Signal Processing (IHMSP-2009)*, Kyoto, Japan, Sep. 2009.
- [5] Tong-Bi Pei, Charles Zukowski, “High-speed Parallel CRC Circuits in VLSI,” *IEEE Journals of Communication*, vol.40, pp 653-657, no.4, 1992.
- [6] Toal Ciaran, Sezer Sakir, Xin Yang, “Design and Implementation of a Field Programmable CRC Circuit Architecture,” *IEEE Journals of Very Large Scale Integration (VLSI)*, vol.17, pp 1142-1147, no.8, 2009.
- [7] Michael Sprachmann, “Automatic Generation of Parallel CRC Circuits,” *IEEE Journals Design&Test of computers*, vol.18, pp 108-114, no.3, May-June. 2001.
- [8] Giuseppe Campobello, Giuseppe Patane, Marco Russo, “Parallel CRC Realization,” *IEEE Journals Transactions on Computers*, vol.52, pp 1312-1319, no.10, Oct 2003.
- [9] Chao Cheng, Keshab K. Parhi, “High-Speed Parallel CRC Implementation Based on Unfolding, Pipelining, and Retiming,” *IEEE Journals of Transactions on Circuit and Systems-II*, vol. 53, pp 1017-1021, no. 10, Oct 2006.




圖 16. FSK Po-Sim 模擬結果




圖 17. ASK Po-Sim 模擬結果